（三）發(fā)行人研發(fā)工作未達預期的風險

集成電路設計公司需要持續(xù)投入大量的資金和人員到現(xiàn)有產(chǎn)品的升級更新和新產(chǎn)品的開發(fā)工作中，以適應不斷變化的市場需求。由于人工智能芯片仍屬于前沿科技領域，研發(fā)項目的進程及結果的不確定性較高。此外，發(fā)行人的技術成果產(chǎn)業(yè)化和市場化進程也會具有不確定性。如果未來發(fā)行人在研發(fā)方向上未能正確做出判斷，在研發(fā)過程中關鍵技術未能突破、性能指標未達預期，或者研發(fā)出的產(chǎn)品未能得到市場認可，發(fā)行人將面臨前期的研發(fā)投入將難以收回，預計效益難以達到的風險，對發(fā)行人業(yè)績產(chǎn)生不利影響。

（四）核心技術泄密的風險

集成電路設計行業(yè)為典型的技術密集行業(yè)，核心技術是發(fā)行人保持競爭優(yōu)勢的有力保障。目前發(fā)行人多項產(chǎn)品和技術處于研發(fā)階段，核心技術人員穩(wěn)定及核心技術保密對發(fā)行人的發(fā)展尤為重要。若發(fā)行人在經(jīng)營過程中因核心技術信息保管不善、核心技術人員流失等原因導致核心技術泄密，將對發(fā)行人業(yè)務發(fā)展和研發(fā)工作進程造成不利影響。

（五）發(fā)行人知識產(chǎn)權風險

作為一家科技創(chuàng)新型企業(yè)，發(fā)行人的知識產(chǎn)權組合是取得競爭優(yōu)勢和實現(xiàn)持續(xù)發(fā)展的關鍵因素。截至2020年2月29日，發(fā)行人已獲得授權的專利共計65項，其中境內(nèi)專利共計50項，境外專利共計15項。發(fā)行人在業(yè)務開展過程中不能保證發(fā)行人的專有技術、商業(yè)機密、專利或集成電路布圖設計不被盜用或不當使用，不排除公司知識產(chǎn)權被監(jiān)管機構宣告無效或撤銷的風險，亦不排除發(fā)行人與競爭對手產(chǎn)生其他知識產(chǎn)權糾紛的可能。此外，發(fā)行人亦不排除未能及時對臨近保護期限的知識產(chǎn)權進行續(xù)展的風險。

由于集成電路設計業(yè)務的國際化程度較高，不同國別、不同的法律體系對知識產(chǎn)權的權利范圍的解釋和認定存在差異，若發(fā)行人未能準確理解可能會引發(fā)爭議甚至訴訟，并隨之影響業(yè)務開展。同時，雖然發(fā)行人一直堅持自主創(chuàng)新的研發(fā)戰(zhàn)略，避免侵犯第三方知識產(chǎn)權，但仍不排除少數(shù)競爭對手采取惡意訴訟的市場策略，利用知識產(chǎn)權相關訴訟等拖延發(fā)行人市場拓展，以及發(fā)行人員工對于知識產(chǎn)權的理解出現(xiàn)偏差等因素出現(xiàn)非專利技術侵犯第三方知識產(chǎn)權的風險。（六）技術授權風險

集成電路IP指已驗證的、可重復利用的、具有某種確定功能的集成電路模塊，EDA工具為芯片設計所需的自動化軟件工具。發(fā)行人在經(jīng)營和技術研發(fā)過程中，視需求需要獲取第三方集成電路IP和EDA工具供應商的技術授權。報告期內(nèi)，發(fā)行人集成電路IP和EDA工具供應商主要為ARM、Synopsys和Cadence等，如果由于不可抗力因素，上述供應商均停止向發(fā)行人進行技術授權，將對發(fā)行人的經(jīng)營產(chǎn)生不利影響。